會員登錄
軟體搜尋
您的位置: 網站首頁 >> CAD、CAM繪圖軟體 >> 電子電路設計繪圖軟體 >> 商品詳情
商品詳情
商品編號:ca3406 語系版本:英文版 商品類型:電子設計軟體 運行平台:WindowsXP/Vista/7 碟片數量:1片 銷售價格:100 瀏覽次數:6191 【轉載TXT文檔】 |
您可能也喜歡:
ca0529--ETAP PowerStation V4.0.0.121701 電機電力分析 英文版
ca0697--Mentor Graphics Sdd2004 電子設計自動化技術的 英文版
ca1070--Mentor Graphics ModelSim SE V6.1e 硬體描述語言模擬 英文版
ca0507--Accel P-CAD 2001 with SP1 印刷電路 英文版
ca1305--MemResearch EM3DS V8.0.2006 電磁頻率模擬 英文版
商品描述
HDL Works IO Checker v2.1 電子設計軟體 英文版
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: HDL Works IO Checker v2.1
語系版本: 英文版
光碟片數: 單片裝
保護種類: 破解檔
破解說明: 將 \crack 目錄下的檔案複製到安裝目錄下執行
系統支援: Windows XP/Vista /7
硬體需求: PC
軟體類型: 電子設計軟體
更新日期: 2011.12.13
軟體發行: HDL
官方網站: http://www.hdlworks.com/products/iochecker/index.html
中文網站: 無
軟體簡介: (以官方網站為準)
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
驗證在幾分鐘內FPGA的IO引腳PCB和FPGA之間的數百- 當使用大型FPGA在PCB 上的
FPGA管腳連接到正確的信號,是一項繁重的任務。 FPGA上的方引腳被分配到頂層
的HDL信號在FPGA上實現的邏輯。 PCB上側引腳連接到適當的網,將它連接到其他
元件在PCB上。由於FPGA和PCB的實施往往是做平行, 所使用的信號名稱並不總是
相同的。為了使事情更糟的是,它往往是必要的執行針掉期防止PCB布線問題。這
些引腳互換作出FPGA和PCB上。 由於這是幾乎總是體力勞動, 目前的設備已超過
1500針,容易犯一個錯誤。
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: HDL Works IO Checker v2.1
語系版本: 英文版
光碟片數: 單片裝
保護種類: 破解檔
破解說明: 將 \crack 目錄下的檔案複製到安裝目錄下執行
系統支援: Windows XP/Vista /7
硬體需求: PC
軟體類型: 電子設計軟體
更新日期: 2011.12.13
軟體發行: HDL
官方網站: http://www.hdlworks.com/products/iochecker/index.html
中文網站: 無
軟體簡介: (以官方網站為準)
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
驗證在幾分鐘內FPGA的IO引腳PCB和FPGA之間的數百- 當使用大型FPGA在PCB 上的
FPGA管腳連接到正確的信號,是一項繁重的任務。 FPGA上的方引腳被分配到頂層
的HDL信號在FPGA上實現的邏輯。 PCB上側引腳連接到適當的網,將它連接到其他
元件在PCB上。由於FPGA和PCB的實施往往是做平行, 所使用的信號名稱並不總是
相同的。為了使事情更糟的是,它往往是必要的執行針掉期防止PCB布線問題。這
些引腳互換作出FPGA和PCB上。 由於這是幾乎總是體力勞動, 目前的設備已超過
1500針,容易犯一個錯誤。
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=